2018年5月3日，anysilicon
Aldec, Inc., a pioneer in mixed-HDL language simulation and hardware-assisted verification for ASIC and FPGA designs, has utilized Aldec’s HES-XCVU9P-QDR UltraScale+ board with Tamba Networks 10G Ethernet MAC IP Core to deliver a proven Ultra-Low Latency (ULL) Ethernet solution that provides ~56ns roundtrip Ethernet latency using QSFP28 channels.
“高频交易（HFT）公司需要最快，最新的技术，他们的武器库，以便在金融市场上进行竞争。由于FPGA的包含数百万的逻辑门可被配置为处理网络数据在高度并行的体系结构和确定性的行为，FPGA能够可靠地提供纳秒以太网延迟”，路易卢纳，营销总监说。“我们与丹波网络解决方案是最新的UltraScale赛灵思+™架构上运行的高度优化的FIFO + MAC + PCS的FPGA实现。”
“近年来延迟已经成为金融市场公司试图减少蜱交易延迟一个关键的区别，以及硬件加速的交易出现了从基于软件的交易逐渐趋向。在这5年，自面世以来以太网产品，丹波已成为金融市场的主导低延迟的供应商，这将是不可能不从公司如Aldec公司的高品质的硬件平台”，称丹波网络索伦佩德森总裁。
Aldec公司的HES-XCVU9P-QDR板包含赛灵思的Virtex™的UltraScale + XCVU9P FPGA与2个100 Gb / s的QSFP28笼。在可重新配置的FPGA与QDR-II +或DDR4存储器模块组合提供算法和加速度数据中的PCIe接口协议处理高吞吐量。该条PCIE x16半长薄型板为1U兼容，可轻松放入的最高性能密度的企业级机架系统。
Tamba’s 10G Ethernet MAC IP features include IEEE Compliance, Configurable IPG w/ DIC, Configurable preamble size, Preamble contents as sideband signal on SOP, Pause Port & PFC, PTP/1588, Pad insertion, Jumbo Frames, Statistics Aggregation, Configurable System/Core/PMA Bus Width, Latency, power, and gate count lowest in the market.
Aldec公司的HES-XCVU9P-QDR现在准备发货 - 在这里下载技术规格。Aldec公司的HFT板也可与Aldec的海滨-PRO高级RTL仿真和ALINT-PRO设计规则检查器捆绑在一起。
该解决方案将在交易展2018上展出将举行2018 5月9-10日，在芝加哥，IL - Aldec公司的展位＃112和丹波网络展台＃120。
关于Aldec公司
Aldec公司的公司，总部设在内华达州亨德森，是电子设计验证，并提供专利技术套件，包括一个行业的领导者：RTL设计，RTL仿真，SoC和ASIC仿真/原型，设计规则检查，CDC / RDC验证，IP核，需求生命周期管理，DO-254功能验证，嵌入式解决方案，高性能计算及军事/航空解决方案。www.aldec.com
关于丹波网络
总部设在硅谷的投资组合包括由硅验证的软以太网和因特拉肯核心的完整家庭的IP解决方案。有了强大的IP开发方法，在质量，IP原型设计，和全面的技术支持广泛的投资，丹波使设计人员能够加快产品上市速度，降低整合风险，其性能是在市场上绝对无法比拟的。欲了解更多信息，请访问：http://www.tambanetworks.com
