2020年10月1日，任何硅
Sondrel而闻名，它能够确保数据的能力设计非常大的数字芯片和秘密谎言正确使用的片上网络（NOC）块之间的芯片周围流动。如果没有片上网络，芯片可能需要高达十倍更多的内存以类似的方式无延迟，这将是不经济的运行。
在理想的设计中，所有需要高速的部分中，高数据流之间它们将被定位为靠近在一起成为可能，即，在旁IP（知识产权）的各块芯片的中间存储器，其需要的存储器存取。在现实中，除了高速缓冲存储器，存储器位于关闭在专用存储器芯片的芯片，但是本领域的存储器技术，其使用状态下，以使得接入点存储器位于芯片的周边。其结果是，互连的复杂网络是需要的路径块之间，并和从片外存储器中的数据流量。在一个大的芯片设计，有可能是水平互连十七层，加上一些这些层之间的垂直连接。
Sondrel的NoC专家Anne- Francoise Brenton解释说:“这就像设计一个巨大的、多层的办公大楼，你必须把它设计得允许人们在区域和楼层之间的最佳移动。”“当很多人需要在两个地点之间快速移动时，就需要一个宽阔的快速走廊，它的长度会影响人们到达的时间。类似地，不经常使用的、不紧急的路线可能又长又窄，因此速度很慢。垂直连接的电梯是大容量的电梯，电梯只连接两个特定楼层，为高速连接提供专用路线，电梯停在所有楼层，速度较慢，但连接很多地点。除此之外，通过缓冲动态控制通过NoC的数据流，以便随着需求的变化(例如，当两个IP块共享和访问相同的内存时)进行平滑和优化。”
设计的NoC是整个前端，后端和设计师的任何变化的NoC的球队之间的整个芯片设计过程中一个反复的合作可以有一个连锁反应到其他人的工作。作为芯片布局crystalises的前端设计中，NoC的仲裁的负载要求的要求变得更清楚，它不通过跟踪数据和它的高速缓存中的位置，片外存储器或在IP块被处理。
复杂数字芯片设计的十七水平层显示了每一层的互连布局
一个在片上网络设计所面临的挑战是，第三方IP模块可以与提供其要求的数据流作为卖方希望保护其知识产权的具体运作的数据非常少一个黑盒子的解决方案。不能有任何的瓶颈 - 这是通过使用时序分析，有助于确保按要求通过仲裁途径提供根据预先分配优先级的数据的NoC被传送的数据克服作为整个设计的成熟。
“片上网络的设计是一个不断变化的杂耍行为，得出结论：”安妮·弗朗索瓦·布伦顿。“改变一个参数和其他一些事情可能会改变。这是因为智力挑战的同时下棋的几个游戏，它是非常奖励“。
关于Sondrel™
Sondrel公司成立于2002年，是首选的用于处理IC创造的每一个阶段都信赖的合作伙伴。其屡获殊荣的定义和设计ASIC咨询能力是由它的一站式服务充分结合，设计转化成测试，体积封装的硅芯片。这种单一的整个供应链过程中的接触点，确保低风险和更快的上市时间。总部设在英国，Sondrel通过其在中国，印度，法国，摩洛哥和北美的办事处支持世界各地的客户。欲了解更多信息，请访问：www.sondrel.com
媒体联系人：
奈杰尔·罗布森，涡PR。nigel@vortexpr.com+ 44 1481 233080
SondrelSondrel的商标是有限的吗
