FrenusTech

印度

我们的焦点:端到端的超大规模集成电路设计服务和嵌入式系统。

我们提供解决方案/工程人才:要建立知识产权(IP地址)和片上系统(SOC)同时涉及数字和模拟设计加速器为基础的SOC,消费电子,IOT中,汽车和航空航天。

我们的核心领导团队由VLSI设计的各个领域中丰富的专业知识带来的。我们完全所有权模式已成功交付了超过8-IP S和4的SoC为我们的客户。

服务

数字验证

IP验证与确认

  • 测试特征提取和测试计划的创建
  • 功能覆盖矩阵,以获得最大的跨功能验证
  • 完整的验证环境从头开始建立

多核SoC验证

  • 在系统架构的SoC级验证和专业知识,占用SoC验证
  • 在从RISC各种处理器基于专业知识,DSP和加密处理器核心
  • 在各种复杂协议和标准,如USB,以太网,PCIE,无线,DO-254经验
  • 在Power架构和UPF流动模拟体验

物理设计

物理设计,验证和登录关闭

  • 我们在考虑RTL的全部所有权,以GDS块级或顶级的专业知识。
  • 我们有充分的归属三个成功的磁带前前后后,我们建立了整个后端流程,并从网表到GDSII交付。其中一个项目是在交钥匙方式交付的中国客户。
  • 我们的物理设计团队在从7纳米鳍式场效应晶体管到350nm的BCDMOS技术工艺节点的专业知识。

合成

  • 建立综合流程
  • 验证约束
  • 不同的逻辑/定时/功率优化技术

静态时序分析(STA)

  • 设立STA流
  • 开发时间限制和例外
  • 时序分析的多模式和多边角
  • 使用TSO或手动定时关键路径定时的ECO

物理设计和验证

  • 建立物理设计流程
  • 楼规划在顶级和块级
  • 电力规划在顶级和块级
  • 放置和优化
  • 时钟树综合(CTS)
  • 路由和优化

逻辑等价检查(LEC)

  • 建立了功能和CLP的LEC流
  • 制约发展
  • 分析和调试

登出

  • 电源完整性(电源EM和IR压降)
  • 信号完整性的情况(Sig EM,IR压降和噪声)
  • 物理验证(DRC,LVS,ERC,客户专项检查)

DFT - 可测试性设计

  • DFT实现 - 测试引脚,木星,扫描插入,插入LBIST,压缩
  • 逻辑插入,边界扫描插入,存储器BIST插入和IO。
  • 自动测试模式生成(ATPG),ATPG验证。
  • DFT模拟和定时SCAN,边界扫描,MBIST&LBIST模式。

模拟,混合信号,射频和电源管理

模拟,混合信号和RF - 设计,验证和布局

  • 模拟电路设计
  • 基于模拟 - 模拟设计验证
  • 模拟和混合信号建模(AMS建模)
  • 模拟和混合信号验证(AMS-验证)
  • 模拟和数字协同仿真
  • 布局设计 - 模拟,混合信号,射频,定制数字等。
  • 邮政布局 - 提取,仿真和布局/电路修复。
  • 物理验证(DRC,LVS,ERC,闩锁,软康涅狄格州,DFM等)

技术基础的IP(标准细胞,记忆和IO)

记忆 - 设计,表征,验证和布局均低于类型:

  • SRAM - 内存实例
  • SRAM - 内存编译器
  • 高速缓存存储器

标准单元库 - 设计,布局,字符,LIB-QC,LEF,技术,LEF和PD-验证为:

  • 高性能库 - 多VT,多通道(10 - 轨道利布斯及以上)
  • 高密度库 - 多VT,多通道(8和9轨道LIBS)
  • 超高密度库 - 多VT,多通道(6,7和7.5 -Track LIBS)

嵌入式系统

  • 从8位/ 16位控制器移植到32位或64位微处理器和集成
  • 协议栈,系统接口驱动程序,存储设备的发展
  • 系统与产品验证,连接合规
  • HBA和SSD固件(SAS / SATA装置控制器固件)
  • ACPI固件,服务器BIOS验证
  • 触摸控制器和应用处理器通信协议固件
  • 固件和车载诊断
  • 平台迁移 - OS移植/定制/增强服务
  • 功能增强
  • 板级支持包BSP和增强发展
  • 设备驱动程序的各种参考设计和对新处理器/主板
  • 的应用程序移植到不同的操作系统

IP核

对于加密货币硬件加速器

随着我们进入更深cryptocurrency和采矿,采矿硬件的效率是成功的关键

采矿业是越来越具有挑战性和竞争力,真正的投资回报来自于速度更快,效率

哈希

这是可能通过算法定制设计和修改

我们有一个非常好的设计,可以在比特币和莱特币矿与现有的世界各国领导人竞争

的设计被广泛用于安全算法除了加密货币特别SHA256算法(比特币的骨架)

接口IP地址:SERDES,DDR,GPIO,LVDS

低功耗高速SERDES CML - 在台积电40nm

  • CML的SerDes比CMOS实现快55%。
  • 标称数据速率:12.67 Gb / s的&吞吐量:1.05千兆字节/ s的14.3mW。

DDR PHY IP地址:在台积电40nm

  • DDR 3
  • LPDDR2

双向GPIO在台积电40nm CMOS

  • 供应:2.5V,核心供电:1.1V单端,输出摆幅:2.5V
  • 数据速率:2Gbps的,时钟频率:1GHz的

2Gbps的LVDS收发器(TX&Rx)的中台积电40nm CMOS

  • I / O电源:2.5V,内核电源1.1V单端

TX规格

  • 输出差分电压:200mV的 - 400mV的
  • 输出偏移电压:0.925V - 1.275V,输出阻抗:100欧姆
  • Tskew1:45PS,差分信号的上升和下降时间:50ps的(最小)和200PS(最大值)

RX产品规格

  • 时钟缓冲器速度:1GHz的(最大)
  • 接收器差动输入阻抗:80〜120欧姆
  • 共模电压范围:0〜2.4V(100mV的为VID)

PLLs-锁相环

型 - 2电荷泵基于1 GHz至22 GHz的PLL中的22nm FDSOI,供应:1.2V

  • 建立时间小于1微秒,相位噪声-108 dBc的/赫兹在1MHz,
  • 占空比50%±5%,参考频率64MHz的

键入-2 TSMC- 40nm的电荷泵锁相环基础,供应1.2V

2.4GHz的PLL

  • 建立时间小于2u​​s的,抖动小于4ps的,相位噪声-77dBc /在1MHz赫兹
  • 占空比50%±5%,参考频率为80MHz,
  • 总体功耗2.8mW时

800MHz的PLL

  • 建立时间小于4us的,抖动小于6PS,相位噪声-95dBc /在1MHz赫兹
  • 占空比50%±5%,参考频率25MHz的
  • 总体功耗1.1MW

数据转换器:ADC和DAC

12位320 MSPS流水线ADC在GF22 FDSOI,供应:0.9V

  • 分辨率:用2.5bits(CDS)12位+ 4 *(2.5bit)(共享运算放大器)+ 2位快闪
  • ENOB - 11.2位,+/- 0.5 LSB DNL,±1.2 LSB INL
  • 信号带宽 - 80MHz的,功耗 - 为30mW

12位320 MSPS电流相加型DAC中GF22 FDSOI,

  • 分辨率:7位二进制和5位热
  • ENOB - 11位,供应:数字-0.9V,Ananlog-1.2V
  • 信号带宽 - 40MHz的总电流 - 2毫安

11位20MSPS智商在GF22 FDSOI -Sar ADC

  • 针对低功耗应用的物联网
  • 片与内部能带隙和偏置系统电压参考
  • 分段DAC与VCM开关技术
  • 对于5MHz的输入信号ENOB 10.2位

电源管理IP地址

GF22nm FDSOI,与LD-MOS晶体管

250毫安,DC-DC降压转换器

  • 输入电压2.3V至5V,输出电压:0.8V至1.6V
  • 效率:86%满负载,输出纹波〜3mV的(输出 - 1.6V)
  • 负载电流200mA max时,通过5bits输出电压可编程的。
  • 操作的同步和异步模式。
  • 开关频率 - 6.75Mhz

负电荷泵为FDSOI晶体管提供体偏置电压。

  • 输入电压2.3V至5V,输出电压最大:-3.6V
  • 输出电压的可编程从-500mV到 - 16步3.6V(4-位)
  • 输出纹波〜1mV的。[与负载连接]
  • 负载电流为100uA最大,静态电流:70uA电流
  • 稳定时间100us的,开路状态漏<为20nA

调节正电荷泵为FDSOI晶体管批量提供偏置电压。

    • 输入电压2.3V至5V,输出电压最大值:3.6V
    • 输出电压的可编程从500mV的在16steps 3.6 V(4位PROG)
    • 输出纹波〜1mV的,负载电流为100uA最大,静态电流:40uA的
    • 稳定时间100us的,开路状态漏<为20nA