Mirafra

RTL设计

• 从规格RTL开发
• 模块和子系统级的RTL设计
• SOC设计集成

设计验证

• IP /子系统
• SOC
• 处理器
• 要人
• 正式
• GLS

FPGA和仿真

• 设计
• 验证
• 原型
• 仿真

后硅验证

• 仿真
• IP /子系统，SOC功能验证
• AMS的平台特性

合成＆STA

• 合成的块和SoC
• 制约发展
• 电力，交通拥堵和身体感知
• 时序预算和关闭
• 时序收敛与X-通话效果，和的OCV ECO的
• 基于MMMC时序优化

DFT

• DFT在IP和SOC水平
• ATPG，MBIST，PBIST，IDDQ和DC帕拉
• 测试时间减少，图案生成，探针和测试仪使用

物理设计与自动化

• 块和SOC的水平泊车转乘
• 低功耗的实现
• PD CAD支持
• 脚本及自动化支持
• 方法论和流程开发

物理验证

• DRC和LVS
• 天线
• 密度

混合信号设计/布局

• 能源管理
• 时钟系统
• 数据转换器
• 接口，串行解串器，DDR和USB

RF布局

• RF前端接收/发送
• LNA，偏差和搅拌机

内存发展

• 设计，布局和表征
• 自定义和编译器的记忆
• 双/单端口存储器

标准细胞/ IO库

• 设计和布局
• 表征与建模