美国
OpenFive（了Open-Silicon现在SiFive硅BU的一部分）转换的想法变成客户所需的时间将产品推向市场的参数范围内系统优化的ASIC解决方案。体系结构，逻辑，物理，系统，软件和IP - - 该公司通过在设计的每一个阶段的创新提高了客户产品的价值，然后继续合作伙伴提供全面的测试芯片和平台。OpenFive应用的开放的商业模式，使公司唯一选择最好的一流的系统芯片和RISC-V IP，创意到硅的方法，工具，软件，包装，制造和测试能力。该公司已拥有超过150个以上的公司从大型半导体和系统厂商的高调初创企业进行合作，并已成功地完成了350+的设计和交付了超过1.5亿的ASIC日期。私人持有，OpenFive员工超过500+的人在世界各地的城市15+。
OpenFive提供了灵活的模型在设计的任何阶段参与，并提供全面的测试硅封装器件的客户。
围绕建设微小的低功耗SoC大规模的SoC与内部设计，集成和先进的验证自动化工具和方法设计的专业知识。
我们的知识产权专家与客户和供应商合作，以量身定制的IP解决方案，区分你的产品，保证IP质量和可重用性，并提供第一时间的工作硅
我们的创新设计方法与我们深厚的设计专长和经验，在选择，资格和第三方IP的集成相结合，始终提供可靠的硅。
我们与客户的识别和选择为每个设计合适的流程和技术解决方案紧密合作，比较不同的代工厂，设计目标，市场应用及目标价。
SiFive提供了完整的解决方案，从包选择，设计和开发，以大批量制造。
它是通过我们的持续改进过程，我们始终如一地实现我们提高客户满意度，进一步简化流程的目标。
OpenFive的HBM IP是业界第一款针对高带宽存储器集成到ASIC从而实现最终的高性能和低功耗的全面解决方案。由HBM协议控制器，PHY和IO集成到一个子系统IP产品，不同的系统组件之间的互操作性的方面解决。作为2.5D和3D ASIC设计技术，以及利用在2013年从业界首款2.5D成功的SoC的SiP展示其经验的早期倡导者，OpenFive起着使行业中的应用，以充分利用HBM 3D堆叠DRAM技术的关键作用。
特征：
OpenFive’s Interlaken IP is a scalable, high-speed chip-to-chip and die-to-die interface protocol that builds on the channelization and per-channel flow control features, while reducing the number of chip I/O pins by using high-speed SerDes technology. The Interlaken IP supports the following Interlaken Alliance specifications: – Interlaken Protocol Definition, v1.2 – Interlaken Look-Aside Protocol Definition, v1.1 – Interlaken Interop Recommendations, v1.6 – Interlaken Retransmit Extension, v1.2 – Interlaken Dual Calendar Extension v1.0 Designed and tested to be easily synthesizable into many ASIC technologies, OpenFive’s Interlaken IP Core was uniquely built to work with off-the-shelf SerDes from leading technology vendors. Using vendor specific, proven, SerDes allows SiFive customers to quickly integrate the Interlaken IP Core into the customer’s technology of choice.
特征：
OpenFive的PC的IP是完全符合IEEE 802.3标准支持不同的MAC率像10G，25G，40G，50G，100G，200G和400G。建立在一个灵活且强大的架构，SiFive的PCS IP核是用于连接到不同的MAC MII接口兼容。该PCS IP的目的是支持以太网和Flex以太网接口。
特征：
OpenFive的MCMR FEC IP核是一个单一的解决方案，以满足像因特拉肯，Flex的以太网和802.3X不同的协议要求的实现高速串行解串器集成到显著提高带宽。的FEC可以方便地实现的BER（误码率）<10-15用的输入BER> 10-6，它是通过使用高速的SerDes大多数电气接口标准所要求的。建立在一个灵活且强大的架构，SiFive的MCMR FEC IP核，可与各种串行解串器支持不同宽度的兼容。所述MCMR FEC IP支持带宽高达400G与连接32个的SerDes通道的能力。
特征：
OpenFive的PC的IP是完全符合IEEE 802.3标准支持不同速率10G一样，25G，40G，50G，100G。建立在一个灵活且强大的架构，OpenFive的PCS IP核是用于连接到MAC不同的接口兼容。该PCS IP旨在支持网络和数据中心的以太网应用。
特征：
OpenFive的MAC IP是完全符合IEEE 802.3标准支持不同速率10G一样，25G，40G，50G，100G。建立在一个灵活且强大的架构，OpenFive的MAC IP核是用于连接到PCS不同的接口兼容。该MAC IP旨在支持网络和数据中心的以太网应用。
特征：
OpenFive的FlexE IP是完全符合OIF FlexE 1.0标准支持各种客户端率像10G，25G，40G，50G，100G，200G和400G。建立在一个灵活且强大的架构，OpenFive的FlexE IP核，可与各种互助支持不同速率兼容。该FlexE IP支持FlexE知道，不知道FlexE和FlexE终止映射的方式通过传输网络。
特征：
OpenFive的USB 1.1全速控制器，12Mbps的带宽。
特征：
OpenFive USB2.0 FS双重角色控制器或者操作为用于USB外围设备的功能控制器或作为宿主/外设在点对点通信与另一USB功能。
特征：
适用于任一点对点或多点USB OTG符合用于高速（480 Mbps）和全速USB 2.0标准（12 Mbps）的功能OTG补充USB 2.0规范可与高使用，全双工或低速USB设备可以被用作在点对点OTG主机或外围设备。支持会话请求协议（SRP）和主机协商协议（HNP）。可配置多达15个额外发送端点和15个额外接收端点。在多点模式支持集线器
特征：
OpenFive USB 2.0高速功能控制器高速（480 Mbps）和全速（12 Mbps）的操作BW。
特征：
OpenFive的单通道USB3.2第二代重定时器IP是符合USB3.2附录E重新定时器。它包括USB3.2的Gen2单个车道PCS层。它是利用FPGA的原型验证。
特征：
OpenFive的USB3.0 DR-OTG控制器IP是符合USB3.0 OTG规范和认证的设备控制器和嵌入式主控制器。它同时支持第二代和第一代和AXI4系统集成。它是利用FPGA原型与行业标准的物理层验证。
特征：
OpenFive的USB3.2 Gen2的设备控制器IP是符合USB3.1 Rev1.0和USB-IF认证。它同时支持第二代和第一代和AXI4系统集成。这是USB3.0和USB2.0向下兼容第三方USB2控制器。它是利用FPGA原型与行业标准的物理层验证。
特征：
